Patent Abstracts of Japan

PUBLICATION NUMBER

09223848

PUBLICATION DATE

26-08-97

APPLICATION DATE

16-02-96

APPLICATION NUMBER

08029725

APPLICANT: NIPPON TELEGR & TELEPH CORP

<NTT>;

INVENTOR:

KUROKAWA TAKASHI;


INT.CL.

H01S 3/18 H01L 27/00 H01L 31/12

TITLE

SEMICONDUCTOR INTEGRATED

CIRCUIT




ABSTRACT :

PROBLEM TO BE SOLVED: To obtain a three-dimensional semiconductor integrated circuit, having high-speed operability and high functionality, by electrically connecting a semiconductor element, integrated on a semiconductor board, and one or more semiconductor elements, placed on an insulating layer, through windows formed in the insulating layer.

SOLUTION: Windows are formed in an insulating layer 300, and a lightreceiving element 100A and a plane luminous element 100B are connected with metal traces 200A on an integrated circuit board 200 through the windows using traces 400. At this time, using the insulating layer 300 as an adhesive layer facilitates the threedimensional arrangement of semiconductor elements. Since the adhesive layer is non-conductive, it is possible to easily form traces on the adhesive layer, and thus to provide the elements placed in the integrated circuit with required traces. This obtains an optical array switch with a high extinction ratio and a simple optical system, having high-speed responsivity.

COPYRIGHT: (C)1997,JPO



(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平9-223848

(43)公開日 平成9年(1997)8月26日

(51) Int.Cl. ⁶	識別記号	庁内整理番号	FI		技術表示箇所
H01S 3	3/18		H01S 3/18		
H01L 2	7/00 3 0 1		H 0 1 L 27/00	3 0 1 A	
31	1/12		31/12	J	

審査請求 未請求 請求項の数8 OL (全 10 頁)


(21)出顧番号	特顧平8 -29725	(71)出顧人	000004226	
			日本電信電話株式会社	
(22)山瀬日	平成8年(1996)2月16日		東京都新宿区西新宿三丁目19番2号	
		(72) 発明者	松尾 慎治	
			東京都新宿区西新宿三 1 目19番 2 号 日本	
			電信電話株式会社内	
		(72)発明者	中原 達志	
			東京都新宿区西新宿三丁目19番2号 日本	
			電信電話株式会社内	
		(72)発明者	黒川 隆志	
			東京都新宿区西新宿三丁目19番2号 日本	
			電信電話株式会社内	
		(74)代理人	弁理士 谷 義一 (外1名)	

(54) 【発明の名称】 半導体集積回路

(57)【要約】

【課題】 3次元半導体集積回路を実現する

【解決手段】 半導体集積回路は、半導体素子が一方の 主面上に集積化された半導体基板と、この基板上に配置 された絶縁層と、絶縁層上に配置された一つ以上の半導 体素子と、絶縁層に形成された窓を通り、半導体基板上 に集積化された半導体素子と絶縁層上に配置された一つ 以上の半導体素子とを電気的に接続する配線を有する。



【特許請求の範囲】

【請求項1】 半導体赤子が一方の主面上に集積化された半導体基板と、診構板上に配置された絶縁層と、診絶縁層上に配置された一つ以上の半導体素子と、前記絶縁層に形成された窓を通り、前記半導体基板上に集積化された半導体赤子と前記絶縁層上に配置された一つ以上の半導体素子とを電気的に接続する配線を有することを特徴とする半導体集積回路

【請求項章】 前記絶縁層が 加熱処理により硬化した 有機材料であることを特徴とする請求項1に記載の半導 体集積回路

【請求項う】 前記絶縁層中に、前記半導体基板に接り 前記絶縁層に等しい厚さを持つ金属層を有することを特 限とする請求項1または2に記載の半導体集積回路

【請求項4】 前記半導体基板上に集積化された半導体素子が電気素子であり。前記一つ以上の半導体素子が、設光率子と垂直共振器型面充光レーザとからなり。前記受光率子で発生した信号電流を前記電気素子で処理して発生した電流を前記垂直共振器型面発光レーザに供給できるよう前記配線が配置されていることを特徴とする請求項1から3のいずれかに記載の半導体集積回路。

【請求項与】 前記半導体基板上に集積化された半導体素子が電気素子であり 前記一つ以上の半導体素子が、受光素子、垂直共振器型面発光レーザおよび他の電気素子からなり、前記受光素子で発生した信号電流を前記他の電気素子および前記電気素子で処理して発生した電流を前記垂直共振器型面発光レーザに供給できるよう前記配線が配置されていることを特徴とする請求項1から3のいずれかに記載の半導体集積回路

【請求項も】 前記他の電気素子が電界効果トランジックであることを特徴とする請求項方に記載の半導体集積 回路

【請求項子】 前記受光素子と前記垂直共振器型面発光 レーザおよび前記電気素子からなる光スイッチが前記一 万久性面上に 周期的に複数個配置されていることを特徴とする請求項4に記載の件導体集積回路

【請求項8】 前記受光孝子 前記垂直共振器型面充光レーザ 前記他の電気素子および前記電気素子からなる 光スイッチが前記一方の注面上に、周期的に複数個配置 されていることを特徴とする請求項5または6に記載の 上導体集積回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体集積回路に関し、特に半導体等子が3次元的に集積された半導体集積回路に関するものである。

【(())()()]

【従来の技術】半導体素子の3次元集積化は半導体集積 回路の集積度を上げるために重要であるとともに、光ス イッチアレイの構築にも極めて重要な基本技術である

光フィッチアレイは光信号処理や光情報処理のキーデバ イアとしてその開発が非常に望まれている。従来この種 の幸子としては、例えば文献「TEEE PHOTONICS TECHNOL OCN LETTERS 7 巻、360 頁 (1995) 」に見られるよう。 に シリコン集積回路基板上に多重量子井戸型直主 n ダ イオートを半田バンプにより実装し、多重量子井戸型戸 1 ログイオードを受光素子あるいは光変調器として用い て元の入出力を行い、論理機能をシリコン集積回路に行 わせる「ハイブリッド・シード(H-SHEED))」と呼ばれ る学子が提案されている。この素子では、入力用多重量 子井戸型pinダイオートに入射した入力光信号を電気。 信号に変換して、シリコン集積回路基板に伝達り電気的 に処理した後に、出力用多重量子井戸型pinダイオー トにかがる電圧を制御する。このとき、出り用多重量子 井戸型pinッイオードでは電圧変化に応じた量子閉じ 込めシュタルク効果により。一定強度でバイアスされた。 光の反射強度を制御することができる。その構成を図1 2に、特性を図1.3に示す。

【リロの3】[列12(a)に示すように エピタキシャル 基板10には、p=GaAs基板11上に、p=A1GaAs層12、i=MQW層13および(n=GaAs層およびn+GaAs層としてのTi=An膜16を形成した光変調部が構成される p側およびn側の電極は同一干面上にあり。Bo子すン注入層15および1i=An膜16上に半田17が形成されている。一方、表面にCMOSが形成されているシリコン集積回路基板20の表面には濡れ性を改善するためのA1:T)

Ft An膜21が形成され、その上に半田17が設けられている。この二つの基板を図12(b)に示すように、半田バンフにより接合して光度調器はシリコン集積回路基板に実装される。接合後、接合部の周囲はエポキン樹脂18によって充填され、次いで、GaAs基板が除去される。エポキシ樹脂はその後除去することができる。最後に、図12(c)に示すように、反射防止コーティング19を施して、シリコンCMOSと集積化された光度調器が得られる。この従来例は、2人力2出力スイッチ機能を持っている。

【①①04】[列13はこのようにして作成されたハイブリッド・シード素子におけるゲートーソース間電圧と反射率の関係を示す。CMOSのゲートーソース間電圧の制御によってスイッチング動作が可能である。

[0005]

【発明が解決しようとする課題】ところが 前述した光 フィーチアレイには、以下のような問題点があった。

【① 0 0 0 5 】第1 に、光変調部として多重量子井戸型 p i n ダイオードを用いているために消光比が低く。かつ損失が大きい

【0007】第2に、光変調部にはバイアス光を入射する必要があるので、光学系が複雑になる。

【0008】第3に、光変調部の動作電圧が10V程度 と大き立ために、応答速度が遅い

【0009】第4に、量子閉じ込めシュタルク効果を用いた変調器は動作波長が数nmに制限され、さらにシリコン集積回路からい発熱により変調器の動作波長が変動するため、バイアス光の光源への波長の制限が厳して、さらに、素子を一定温度に制御する必要がある。

【0010】一方。前述した従来書子のようむ半田バン プによる電子素子と光素子の3次元構造の構成方法には 以下のような問題がある。

【0011】すなわち。例えば受光器と面発光レーザのような異なる層構造を有する光素子を同時にシリコン集 位回路上に配置しようとすると、それぞれの光素子が異なる構造を有するため。それらを同一基板上に形成する ことは困難になり。従って、それぞれの素子を別個に半 田バンフによってシリコン集積回路に配置する必要がある。この様な個別搭載には次のような困難が伴う。

【0.0.1.2】第1に半田バンプを複数回行わなければならないので工程が複雑化する。

【0013】第2に 光スイッチアレイでは各光素子の相対位置は 子め決められている天出射光の位置関係に一致しなければないないが、半田バンプを個々の光素子毎に行うことにより個々の光素子間の相対位置を正確に定めることは困難である。従って 各光素子の位置関係を入出射光の位置関係に一致させることは困難である。

【0014】本発明の目的は、従来の光スイッチアレイにあった上記問題点を解決すること、および半田バンフによる3次元構造の問題点を解決した3次元半導体集積回路を実現すること、消光比が大きく。光学宗が簡単で、高速な応答速度を有し、動作マージンの大きい光スイッチアレイを実現することにある。

[0015]

1

【課題を解決するための手段】本発明による半導体集積 回路は、半導体素子が一方の王面上に集積化された半導 体基板と、該基板上に配置された絶縁層と、ご絶縁層上 に配置された一つ以上の半導体素子と 前記絶縁層に形 成された窓を通り、前記半導体基板上に集積化された半 導体素子と前記絶縁層上に配置された一つ以上の半導体 素子とを電気的に接続する配線を有することを特徴とす る

【ロロ16】ここで、前記絶縁層が、加熱処理により硬化した有機材料であることが好まして、前記絶縁層中に、前記半導体基板に接し前記絶縁層に等しい厚さを持つ金属層を有することが好ましい。

【①①17】ここで、前記半導体基板上に集積化された 半導体素子が電気素子であり、前記一つ以上の半導体素 子が、受光素子と垂直共振器型面発光レーザとからな り、前記受光素子で発生した信号電流を前記電気素子で

り 前記受光素子で発生した信号電流を前記電気素子で 処理して発生した電流を前記垂直共振器型面発光レーザ に供給できるより前記配線が配置されていることが好ま LW

【0018】さらに、前記半導体基板上に集積化された 半導体素子が電気素子であり、前記一つ以上の半導体素 子が一受光素子、垂直共振器型面発光レーザおよび他の 電気素子から等り、前記受光素子で発生した信号電流を 前記他の電気素子および前記電気器子で処理して発生し た電流を前記垂直共振器型面発光レーザに供給できるよう前記配線が配置されている前記池縁層中に一前記半導 体基板に接し前記絶縁層に等しい厚さを持つ金属層を有 すると良い。ここで、一前記電気器子が電界効果トラン ブスクであることが好ましい

【10019】前記受光素子と前記垂度共振器型面発光レーザおよび前記電気素子から含る光スイッチが前記一方の主面上に 周期的に複数個配置されていることが好まして、または 前記受光素子。前記垂直共振器型面発光レーザ。前記他の電気本子および前記電気素子からなる光スイッチが前記一方の主面上に、周期的に複数個配置されていることが好ましい。

【0020】

【充明の実施の所態】図1に、本宅明による本子の一実 施那態を示す。MOSFET、トランジスターガイオー 下等の中導体率子が一主面上に集積化された集積回路基 板200上に、絶縁層300を分して光人出力基板10 りが一体化されている。この光入出力基板100には複 数の受光素子100Aと垂直共振器型面充光レーザ(以 下、面充光レーザと記すし100円が配置されている。 絶縁層300には窓が設けられ、侵光索子100八およ び面発光素子100Bほこの窓を通して配線 しりりによ り集積回路基板200つ金属配線200Aと接続されて いる。10008よび1000ほどれぞれ受光落子10 りへおよび面発光素子100Bの配線である。この素子 は、受光素子100Aが入力した光を電気信号に空換。 レーその電気信号を集積回路基板で()()に集積されてい 方主導体素子で増幅、スイッチング等の処理を行い。処 理結果を電流出力として面発光レーザ100日に伝達 し その動作を制御するすることができる。

【0021】図2にこの素子の動作特件を示す。図2の例では、人力信号を同期。増幅がよび決刑監刑した結果を示している。本発明の素子の場合。集積回路基板の処理機能により様々な処理が可能となり。この例のほかに2・2のスイッチングや種々の演算処理。画像処理などが挙げられる。

【0022】本発明による光スイッチでレイでは「光変調部として垂直共振器型面発光レーザを用いているため、バイアス先か必要なく、高コントラで上が得られるため、光学系が簡単になる。また、動作電圧も3~程度で充分なわて、高速動作が実現できる。加えて、本発明の幸子を多段に構成し、前段からの出力だを入力先とするような光接続を行って光インフーコネクション等の処理を行う場合。面発光レーザは、発振波長が膜厚の揺り

さに対して非常に敏感であり、制御が難しいが、受光部としてpinでイオード、MSMフェトダイオード等を用いれば、100mml/上の広範囲な波具でほぼ均一な光感度を得られるため、前段の面充光レーザの発振波長に制限がなくなり、多段化に有利であるという特徴も持つ

【①)23】以上のような光スイッチアレイを製造しようとすると、垂直共振器型面発光レーザと受光器の層構造が異なるため、一枚の基板上に同時に形成することができないので、上述したように半田バンフ技術が使用できない。この問題を解決するために「本発明は、半導体表子が一方の主面上に集積化された半導体基板上に「絶縁日を介して垂直共振器等の半導体素子を配置し、さらに、この絶縁層に形成された窓を通して半導体基板上に無積化された半導体素子と絶縁層上に配置された垂直共振器等の間に配線を施している。

【①①24】 絶縁層としてはボリイミドやSiO」等があるが、いずれも適切を工程により、半導体同士を貼り合わせる能力を有する。従って、これらの絶縁層を接着層として用いることにより、半導体素子の立体配置が落場となる。さらに、絶縁性であるためにこの接着層の上には容易に配線が可能になり。従って、集積回路上に配置された素子に必要な配線を施すことができる。例えば、一枚の基板上にレーザのための層構造と受光器のための層構造を積層し、これを絶縁性の接着層により半導体集積回路に貼り合わせると。図1のようにエッチングにより各層構造を必要に応じて露出させた後、必要な配線が容易にできる。

[0025]

【'夷施例】

実施例1 光人出力基板の成長面を集積回路基板側に向けて接着した場合

本発明を光スイッチアレイに適用した第1つ具体例を図 3および図4に示す

【 0 0 2 7 】図 1 に光スイッチの作製法を示す。まず 図 1 (a) のように、光入出力基板 1 0 0 の成長層 1 0

OEをシリコン集積回路基板200の半等体素子が集積 されている主面側に向けて接着剤300で接着する。こ の場合。両方の基板の接着面にそれぞれスピッコートに より接着剤としてボリイミドを塗布し気泡が入らないよ。) にする。その後、両基板を貼り合わせ、荷重をかけな がら高温で熱処理して硬化させる。貼り合わせの手順。 は、まず150に程度の温度で仮携着を行い。ここでは a A s 基板 1 0 1 を 1 チャブ程度の大きさに分割する つの後ろ500で最終硬化させる。これはロインチ以上 の大きな基板になった場合。シリコンとは4ASの熱膨 張係数の違いにより基板が反り割れるのを防てためであ 3 この際、集積回路基板200上に電気接続および合 却用の厚い金属膜200Aを作製した場合「金属膜20 () A部分は一光人出力基板100との間に入ったボリイ ミドミロのが接着時に荷重をかけることによって押し出 され、その結果 図4(b)に示すように 光入出力基 概100と直接接触するようになる。

【0028】その後、GaAs基板101を厚さ50元 10程度まで研磨し、FA30溶液(H₂O : NH₃O H=30-1)によりGaAs基板101のみを選択的 にエッチングし、A1As層102でエッチングを止める。次に「塩酸によりA1As層102のみを選択的に エッチングし、図1(c)のように11-6元Asコンク2ト層103が表面に露出した状態にする「図4 (c) はこの状態での成長層を示す拡大図である。

【0019】次に、図4(d)に示すように光大出力基板を加工し、面発光レーザ100FとSMSフォトディテクタ100Aを形成する。図4(d)には面発光レーザ部の拡大図である。面発光レーザのp型電極110としてはAndieNiを用い、フォトディテクタのショットキ電極112としてはTi Pt Anを用いたその後、図4

101に示すように 光天出力基板100の両基板間の 電気配線を行う部分にエッチングにより金属膜200A が露出するまでスルーホールを開ける。SMSフォトディテクタ部分も区画する

【0030】そして。素子間配線用金属100を鍍金によって形成し。また配線113を施して24(f)に示す構造を得る。

【0031】従来例のように、半田バンプを用いる場合は、電極は必ずレーザおよび受光器を積層した基板の表面に形成しなければならないので、どちらか一方の素子への電極の形成が困難になる。例えば、図3のような積層構造を用いると、p=DBR層106と活性層105とn。DBR層104よりなるレーザ構造への電極形成が困難である。しかし、本願発明の構造ではこのような問題は生じない。集積回路基板200上の厚い金属膜200Aは両基板間の電気接続の際の段差を減らす効果と、受光素子、充光素子から集積回路基板への光の入射を防ぐ効果および光入出力基板で発生した熱を金属膜を

通して取り除く効果がある

【0032】実際に1ピクセル内にMSM PD ME SFET3個 および面発光レーザを有する8・8=6 メビュセルの2次元アレイを作製し S50nm波長帯 で 0.1mW 200MHzの入力光をMSD PD に入力し1mWの出力光が面発光レーザから出射する動 作が全ヒクセルで並列になされることが確認された。

【りりうう】また、集積回路内の一つの処理単位(セル)ごとに面発光レーザ、受光素子は一つに限られたものではなく、複数の入出力素子があってもよい。

【り034】本実施例では、素子間配線用金属の形成に 無正を用いたが、これに限るものでなく。例えばタング ステン等を用いて選択成長により段差を埋めてもよい。 また、両基板の貼り合わせにはよりイミドを用いている が、これに限られるものではなく。エポキシ系などの各 種籍者剤を用いてもよく、SiO などの誘電体同士の 接着なども可能である。

【10035】なお、光入出力基板を、半絶縁性GaAs基板101上に、選択エッチング用入1入s層。ptーGaAsコンククト層、pーDBR層がよびiーGaAs光吸収層の順に積層し、n・DBR層がよびiーGaAs光吸収層の順に積層し、mをDBR層は30周期積層した間は25周期積層し、n・DBR層は30周期積層した構造とする。これは、集積回路基板側のDDRミラーの反射率を出射側のDBRミラーの反射率よりも高く設定することによって、高い効率で出射側に出り光が得られるよっにするためである。このことは以下の実施例でも同様である

【ロロ36】<u>実施例2</u> 光大出力基板の成長面を集積回 路基板側と反対にして接着した場合

(その1) <u>基板接着液に光入出力基板をプロセスする</u> 場合

本発明を光スイッチアレイに適用した第2の具体例を図 うから図7に示す。

【0037】図5は活性層にGaAs AlGaAs多重量子井戸を用いた場合の光入出力基板の断面図である。半絶縁性GaAs基板101上に、選択エッチング用AlAs層102。 i GaAs光吸収層107、p=DBR層106、r=GaAs光吸収層107、p=DBR層106、r=GaAs 八1GaAs活性層105、n=DBR層101、およびn=GaAs コンククト層103を「順次分子線エピクキシャル成長法により形成した。先の実施例1とは受光素子構成層と発売す子構成層の積層順序が逆になっている。ここで、実施例1と同様に、n=DBR層は30周期積層した構造からなり。p=DBR層は25周期積層した構造からなり。p=DBR層は25周期積層した構造からなり。p=DBR層は25周期積層した構造からなる

【0038】図6に光2イッチの作成法を示す。まず、 図6(a)の様に光入出力基板100を平坦な石英板1 00に、成長層100Eを上にしてロック2500によ り貼り付ける

【0039】次いで「図6(b)に示すように、GaAs基板101を厚さ50元m程度まで研磨した後、クエン酸溶液によりGiAs基板のみをエッチンクし、AlaMinoでエッチングを止める。次に、塩酸によりAlas層102のみを選択的にエッチングする

【0010】次に「図6(c)の様に、ホリイミドラ00により集積回路基板200との貼り合わせを行う。まず、1000程度でベーキングを行ってポリイミドを硬化させる

【0041】このとき、石英板400と光天出力基板100間にあったワックスは熱によって溶けるので、図り(d)に示すように 集積回路基板200と光天出力基板の成長層100円を一緒に石英板から取り外す。その後、300円程度の高温でポリイミドを最終硬化させる。この状態は実施例1の図1(+)と同じ状態であり、具後は実施例1と同様にして素子が作製できる。

【0042】この場合。選択エッチングで主。GaAs 光吸収層を露出する必要はなく。半絶練性GaAs基板 101が残ったままで集積回路基板200に貼り付けて もよい。この例を図字に示す

【 0 0 4 3 】 (そのじょ - 光入出 り基板をプロセス後に 接着する場合

本発明を適用した光スイッチアレイの第3の具体例を図 8に示す。光入出力基極は図5に示した第2の具体例と 同様である。

【0044】図8に光スイッチの作製法を示す。まず、面発光レーザ100日、MSMフォトデイオード100Aを単絶縁性GaAs基板101を処理することなしにフロセスした役、図8・a)に示すよっに、平坦な石英板100とフロセスした面を向い合わせてワックス500により貼り合わせる。図8(五))は光入出力基板の拡大図である。

【りり15】次に「図8(b)に示すように、GaAs 基板を厚き50点m程度まで研磨し、次いでPA30溶 液によりGaAs基板のみをエッチングし、A1As層 でエッチングを止め、さらに、塩酸によりA1As層の みを選択的にエッチングする

【りり4ゃ】次に「図8・ゥ」に示すように、両方の基板によりイミド300を係布した後、赤外線カメラ(CCDカメラ)を用いて集積回路基板200と光入出力基板100の回路パターンをモニタしながら、微動台600を用いて両基板の位置合わせを行い、貼り合わせる

【0047】次に (その1)の場合と同様に、100 で程度でポリイミ」を硬化させ、同時に石英板から両基 板を取り外した後 300でまで昇温することによりポ リイミド300を最終的に硬化させ、国8(d)に示し た構造を得る この社態は、図4(c)と同様の状態で あり、以後は先の具体例と同じプロセニを行う

【0018】この場合 第2の具体例と同様に、選択エ

チンクで 1 - 0 - 1 S 光吸収層を露出する必要はなる。 そ、半絶縁性は A S 基板 1 C 130度のたままで集積回 路基板 2 0 0 (に貼り付けてもよい)

【ロレコロ】実施例: 光入出り基板にも電気回路を形成りた場合

これまでの実施例では光入出力基例100には面発光レーサとファトディテクタが構成されていたが、光入出力 基例100にFETなどの電気回路を構成することも可能である。ここでは、第1の具体例と同様の方法で光ステーチを構成する例を述べる。FF1は下記の説明のようにエセクキシャーは長によって構成することも、またデオンは人によって構成することも可能である。

【ロのちの】図のは活性層にいるAs AlGaAs多 乗量子井戸を用いた場合の充入出力基板の断面図であった。

【0051】半絶縁性GaNs基板101上に、選択エ ッチング用AIAト層IO2、pt -GaAsコンタク 上層1/20、p DER層1Co i-GaAs AI ** (1a A s活性層1) き、カーレB s層1 () 4、選択エッ チング層としてnーInGal/層121(10nm) FET用コングクト層としてn: GaAs層122 □()。 1/(m) 、トトエチャネル層として n= −G la A sチャネル層1 25 (0. 2 mm) および i - GaAs 光吸収層107(こカ m)を、順力分子線エピタキシャ ル成兵法により形成した。立型および五型ドーパントに はそれぞれBeおよびSiを用いた。ここで、p-DB お層はp=AlAs (71 5 nm) - p=Al_{G4} G エフィハS(62 9 mm)を交互に25周期積層した 構造からなり、n DBR層はn AlAs(7)。5 nm) $n = A \mathbf{1}_{n \geq 0} G \mathbf{a}_{n \geq 0} A \times (6.2, 9 \text{ nm}) - \mathbf{\hat{z}}$ 左互に30周期積層した構造があかる。

【00052】これを図10に示すように加工して光スイッチを作製する。

【0053】まず。図10(4)に示すように、第1の 実施例と同様にして、集積回叢基板200上にポリイミ ド300を用いて光入出力基板100を接着し、その 後、研磨とエッチングによりエピタキシャル成長層10 0日だけを残す。図10(a)は成長層の拡大断面図 である

【ロリラ 1】次に、同1 0 (b) に示すように。面充光 レーサ部1 0 0 Bのメサエッチングを行う。図1 0

【09 55】FETのプロセフは「図10 (c) に示すように、「nGaP層121をエッチングした後、FE [100 Eのメサエッチングを1-GaAs 光吸収層10 7まで行う。次に、n GaAsコンタクト層12 2にソース、トレイン電板121を作成する。リセスエッチングはn - GaAsチャネル層123まで行い

その後、ゲート電板125を作成する。このとき、同時にMSMフォトティテクタ100Aの電極も形成する 【0056】最後に図10(日)に示すように 集積回 路基板200との電気配線100を確す

【 0 0 5 7 】 このように 光天出力基板にも電気回路を構成した場合は ちょに比べて大きなゲインを持つFE 工が作成でき 集積回路の方では小さな電圧振幅のみで面発光レーザを駆動できることになり 集積回路基板の負担を軽減でき、より高速な応答が可能となる

【ロロう8】これまでの具体例では受光素子としてMS Mフォトグイオードを用いた例を説明したが、これ以外 にも受光部としてはpinフォトダイオード。フォトコングクタ等を用いても半発明の素子を構成できる

【ロロラリ】実施例4

D・ロフェトダイオードを用いて作成した例を図11に ボボード・ロフェトダイオード100Gは 図示されるように、ローGAAS層131 エーGAAS光吸収層 107 ドローGAAS層130から構成され、絶縁膜132を介してボリイミド300によって集積回路基板200に接着され、かつ配線100によって電気的に接続される。面発光レーザ100日の構成はすでに説明したとおりである。この場合 MSMフェトダイオードの場合と異なり、存電層を受光部にも含むため 各受光部を分離する必要があることと、集積回路基板200と光入出力基板100とを接着する際に光入出力基板100の 接着する面に絶縁膜132を蒸着していることが、これまでの具体例と異なっている

【リリらり】これまで説明した具体例では、GAAs Al GaAsで光スイーチを構成したが、これに限るものではなく、InGaAs InP、InAlAs InGaAs等の他の材料率も用いることができる。集積回路基板もシリコンのほかに、GaAs、InP等使用できることは言うまでもない

【0061】また。以上の実施例では、光スイッチアレイについてのみ記載したが。光スイッチアレイ以外の他の多次元集積回路の構成にも本発明が有効であることは明らかである。なお、本発明は、ポリイミド等の絶縁膜上に集積化される素子がそれぞれ異なる層構造を有しない場合にも、各素子を分離できるので、素子間の電気的分離(アイソレーション)が容易になるという利点がある。

[0062]

【発明の効果】以上説明したように、本発明による光スイッチアレイは、集積回路基板の持つ高速、高機能性と、光入出力基板の持つ高並列。高速性を含わせ持つという特長を持っている。これらの素子を多段に光により接続することにより、存来の光情報処理素子、LSIの光インクーコネクション用素子として非常に有望になる。

【0063】また、本発明によると 異なる層構造を有する半導体素子からなる3次元半導体集積回路の形成が可能になる さらに 素子間のアイソレーションに優れた3次元半導体集積回路の提供も可能になる


【国面の簡単な説明】

- 【図1】 木発明による素子の断面構造を示す図である
- 【図2】本発明の素子の特性を示す図である
- 【図3】光入出力基板の一例の断面図である
- 【図4】第1の実施例の光スイッチの作製法を示す図である。
- 【125】 光天出力基板の他の例の断面図である
- 【図6】第2の実施例の光スイッチの作製法を示す図で ある
- 【図7】選択エッチングを用いない場合の実施例の断面 図である。
- 【図8】本発明素子の他の具体例の作製法を示す図である。
- 【図9】電気回路を形成する光入出力基板の断面図である。
- 【図10】 定人出力基板にも電気回路を形成した実施例の作製法を示す図である。
- 【図11】受光素子としてpinフォトダイオードを用


いた具体例の断面図である

- 【図12】従来例の断面図である
- 【図13】従来例の特性図である
- 【符号の説明】
- 101 半絶縁性守れAs基板
- 102 選択エッチング用AIAs層
- 103 m = GaAsコンタクト層
- 104 n-DBR層
- 105 活性層
- 106 p-DBR層
- 107 i GaAs光吸収層
- 110 p型電極
- 111 n型電極
- 112 ショットキ電極
- 115 配線用金属
- 120 p* -GaAsコンタクト層
- 121 選択エッチング InGa P層
- 1 2 2 m GaAsコンククト層
- 123 nº -GaAsチャオル層
- 130 p=GaAs層
- 131 n GaAs層
- 132 絶縁膜


【図1】




【図6】




【図2】





【図7】

























【図10】



[311]

